Verilog (Digital-Engine)74HC153v_hc153
74HC153 (2× 4:1-Multiplexer)
74HC153 (2× 4:1-Multiplexer): funktionales Verilog-Gattermodell, nummerierte SOIC-Anschlüsse nach Datenblatt.
Wichtige Daten
- Kategorie
- Logik (Verilog)
- Simulationsmodell
- Verilog (Digital-Engine)
- Hersteller-Teilenummer
- 74HC153
- Referenzpräfix
- U
- Pins
- 16
- Land-Pattern
- SOIC-16_3.9x9.9mm_P1.27mm
Simulationsmodell
Der Verilog-Quelltext wird mit Yosys (WebAssembly) zu Gattern synthetisiert und ereignisgesteuert simuliert. Ausgänge treiben die Analogschaltung wie CMOS-Pins über einen Treiberwiderstand zur Versorgung; Eingänge schalten bei 30 % und 70 % der Versorgung.
- Versorgungspins
- 16 / 8
- Top-Modul
- v_hc153
- Ausgangs-Treiberwiderstand
- 50 Ω
Verilog-Quelltext
module v_hc153(input [1:0] nG,S,input [3:0] A,B,output [1:0] Y);
assign Y[0]=!nG[0] && A[S];
assign Y[1]=!nG[1] && B[S];
endmodulePins 16
| Pin | Name | Verwendung |
|---|---|---|
| 1 | nG[0]Eingang | Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen |
| 2 | S[1]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 3 | A[3]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 4 | A[2]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 5 | A[1]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 6 | A[0]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 7 | Y[0]Ausgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| 8 | GNDMasse | Masse |
| 9 | Y[1]Ausgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| 10 | B[0]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 11 | B[1]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 12 | B[2]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 13 | B[3]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 14 | S[0]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 15 | nG[1]Eingang | Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen |
| 16 | VCCVersorgung | Versorgungseingang: mit 100 nF nah am Pin abblocken |
Parameter 1
Gatterlaufzeit
tpdStandard10n
Leiterplatte
Geprüftes Land-Pattern
SOIC-16_3.9x9.9mm_P1.27mm