74HC165 (8-Bit-Parallel/Seriell)

Wichtige Daten

Kategorie

Logik (Verilog)

Simulationsmodell

Verilog (Digital-Engine)

Hersteller-Teilenummer

74HC165

Referenzpräfix

U

Pins

16

Land-Pattern

SOIC-16_3.9x9.9mm_P1.27mm

Simulationsmodell

Der Verilog-Quelltext wird mit Yosys (WebAssembly) zu Gattern synthetisiert und ereignisgesteuert simuliert. Ausgänge treiben die Analogschaltung wie CMOS-Pins über einen Treiberwiderstand zur Versorgung; Eingänge schalten bei 30 % und 70 % der Versorgung.

Versorgungspins

16 / 8

Top-Modul

v_hc165

Ausgangs-Treiberwiderstand

50 Ω

module v_hc165(input CLK,INH,nLD,SER,input [7:0] D,output QH,nQH);
// Two transparent stages reproduce asynchronous parallel loading and the
// interchangeable clock/inhibit rising edges of the physical chip.
reg [7:0] master,slave;
wire ck=CLK|INH;
always @* if(!nLD)master=D;else if(!ck)master={slave[6:0],SER};
always @* if(!nLD)slave=D;else if(ck)slave=master;
assign QH=slave[7];assign nQH=~slave[7];
endmodule

Pins 16

Parameter 1

Leiterplatte