Verilog (Digital-Engine)74HC161v_hc161

74HC161 (4-Bit-Programmzähler)

74HC161 (4-Bit-Programmzähler): funktionales Verilog-Gattermodell, nummerierte SOIC-Anschlüsse nach Datenblatt.

Schaltplansymbol

Wichtige Daten

Kategorie: Logik (Verilog)
Simulationsmodell: Verilog (Digital-Engine)
Hersteller-Teilenummer: 74HC161
Referenzpräfix: U
Pins: 16
Land-Pattern: SOIC-16_3.9x9.9mm_P1.27mm

Simulationsmodell

Der Verilog-Quelltext wird mit Yosys (WebAssembly) zu Gattern synthetisiert und ereignisgesteuert simuliert. Ausgänge treiben die Analogschaltung wie CMOS-Pins über einen Treiberwiderstand zur Versorgung; Eingänge schalten bei 30 % und 70 % der Versorgung.

Versorgungspins: 16 / 8
Top-Modul: v_hc161
Ausgangs-Treiberwiderstand: 50 Ω

Verilog-Quelltext


module v_hc161(input CLK,nCLR,nLOAD,ENP,ENT,input [3:0] D,output reg [3:0] Q,output RCO);
always @(posedge CLK or negedge nCLR)if(!nCLR)Q<=0;else if(!nLOAD)Q<=D;else if(ENP && ENT)Q<=Q+1'b1;
assign RCO=ENT && (&Q);
endmodule

Pins 16

Pin	Name	Verwendung
1	nCLREingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
2	CLKEingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
3	D[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
4	D[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
5	D[2]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
6	D[3]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
7	ENPEingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
8	GNDMasse	Masse
9	nLOADEingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
10	ENTEingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
11	Q[3]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
12	Q[2]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
13	Q[1]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
14	Q[0]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
15	RCOAusgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
16	VCCVersorgung	Versorgungseingang: mit 100 nF nah am Pin abblocken

Parameter 1

Gatterlaufzeittpd

Standard10n

Leiterplatte

Geprüftes Land-PatternSOIC-16_3.9x9.9mm_P1.27mm