Verilog (Digital-Engine)74LS182v_ls182

74LS182 (Carry-Lookahead)

74LS182 (Carry-Lookahead): funktionales Verilog-Gattermodell, nummerierte SOIC-Anschlüsse nach Datenblatt.

Schaltplansymbol

Wichtige Daten

Kategorie: Logik (Verilog)
Simulationsmodell: Verilog (Digital-Engine)
Hersteller-Teilenummer: 74LS182
Referenzpräfix: U
Pins: 16
Land-Pattern: SOIC-16_3.9x9.9mm_P1.27mm

Simulationsmodell

Der Verilog-Quelltext wird mit Yosys (WebAssembly) zu Gattern synthetisiert und ereignisgesteuert simuliert. Ausgänge treiben die Analogschaltung wie CMOS-Pins über einen Treiberwiderstand zur Versorgung; Eingänge schalten bei 30 % und 70 % der Versorgung.

Versorgungspins: 16 / 8
Top-Modul: v_ls182
Ausgangs-Treiberwiderstand: 50 Ω

Verilog-Quelltext


module v_ls182(input [3:0] nG,nP,input Cn,output Cnx,Cny,Cnz,nGo,nPo);
wire [3:0] g=~nG,p=~nP;
assign Cnx=g[0]|(p[0]&Cn);
assign Cny=g[1]|(p[1]&g[0])|(p[1]&p[0]&Cn);
assign Cnz=g[2]|(p[2]&g[1])|(p[2]&p[1]&g[0])|(p[2]&p[1]&p[0]&Cn);
assign nGo=~(g[3]|(p[3]&g[2])|(p[3]&p[2]&g[1])|(p[3]&p[2]&p[1]&g[0]));
assign nPo=~(&p);
endmodule

Pins 16

Pin	Name	Verwendung
1	nG[1]Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
2	nP[1]Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
3	nG[0]Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
4	nP[0]Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
5	nG[3]Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
6	nP[3]Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
7	nPoAusgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
8	GNDMasse	Masse
9	CnzAusgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
10	nGoAusgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
11	CnyAusgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
12	CnxAusgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
13	CnEingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
14	nG[2]Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
15	nP[2]Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
16	VCCVersorgung	Versorgungseingang: mit 100 nF nah am Pin abblocken

Parameter 1

Gatterlaufzeittpd

Standard10n

Leiterplatte

Geprüftes Land-PatternSOIC-16_3.9x9.9mm_P1.27mm