Verilog (Digital-Engine)74HC173v_hc173

74HC173 (4-Bit-Register)

74HC173 (4-Bit-Register): funktionales Verilog-Gattermodell, nummerierte SOIC-Anschlüsse nach Datenblatt.

Schaltplansymbol

Wichtige Daten

Kategorie: Logik (Verilog)
Simulationsmodell: Verilog (Digital-Engine)
Hersteller-Teilenummer: 74HC173
Referenzpräfix: U
Pins: 16
Land-Pattern: SOIC-16_3.9x9.9mm_P1.27mm

Simulationsmodell

Der Verilog-Quelltext wird mit Yosys (WebAssembly) zu Gattern synthetisiert und ereignisgesteuert simuliert. Ausgänge treiben die Analogschaltung wie CMOS-Pins über einen Treiberwiderstand zur Versorgung; Eingänge schalten bei 30 % und 70 % der Versorgung.

Versorgungspins: 16 / 8
Top-Modul: v_hc173
Ausgangs-Treiberwiderstand: 50 Ω

Verilog-Quelltext


module v_hc173(input CLK,MR,nE1,nE2,nOE1,nOE2,input [3:0] D,output [3:0] Q);
reg [3:0] q;
always @(posedge CLK or posedge MR) if(MR)q<=0;else if(!nE1 && !nE2)q<=D;
assign Q=(!nOE1 && !nOE2)?q:4'bzzzz;
endmodule

Pins 16

Pin	Name	Verwendung
1	nOE1Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
2	nOE2Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
3	Q[0]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
4	Q[1]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
5	Q[2]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
6	Q[3]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
7	CLKEingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
8	GNDMasse	Masse
9	nE1Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
10	nE2Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
11	D[3]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
12	D[2]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
13	D[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
14	D[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
15	MREingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
16	VCCVersorgung	Versorgungseingang: mit 100 nF nah am Pin abblocken

Parameter 1

Gatterlaufzeittpd

Standard10n

Leiterplatte

Geprüftes Land-PatternSOIC-16_3.9x9.9mm_P1.27mm