Verilog (Digital-Engine)74HC139v_hc139

74HC139 (2× 2:4-Decoder)

74HC139 (2× 2:4-Decoder): funktionales Verilog-Gattermodell, nummerierte SOIC-Anschlüsse nach Datenblatt.

Schaltplansymbol

Wichtige Daten

Kategorie: Logik (Verilog)
Simulationsmodell: Verilog (Digital-Engine)
Hersteller-Teilenummer: 74HC139
Referenzpräfix: U
Pins: 16
Land-Pattern: SOIC-16_3.9x9.9mm_P1.27mm

Simulationsmodell

Der Verilog-Quelltext wird mit Yosys (WebAssembly) zu Gattern synthetisiert und ereignisgesteuert simuliert. Ausgänge treiben die Analogschaltung wie CMOS-Pins über einen Treiberwiderstand zur Versorgung; Eingänge schalten bei 30 % und 70 % der Versorgung.

Versorgungspins: 16 / 8
Top-Modul: v_hc139
Ausgangs-Treiberwiderstand: 50 Ω

Verilog-Quelltext


module v_hc139(input nE1,nE2,input [1:0] A,B,output [3:0] nY,nZ);
assign nY=nE1?4'b1111:~(4'b0001<<A);
assign nZ=nE2?4'b1111:~(4'b0001<<B);
endmodule

Pins 16

Pin	Name	Verwendung
1	nE1Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
2	A[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
3	A[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
4	nY[0]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
5	nY[1]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
6	nY[2]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
7	nY[3]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
8	GNDMasse	Masse
9	nZ[3]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
10	nZ[2]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
11	nZ[1]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
12	nZ[0]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
13	B[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
14	B[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
15	nE2Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
16	VCCVersorgung	Versorgungseingang: mit 100 nF nah am Pin abblocken

Parameter 1

Gatterlaufzeittpd

Standard10n

Leiterplatte

Geprüftes Land-PatternSOIC-16_3.9x9.9mm_P1.27mm