Verilog (Digital-Engine)74HC154v_hc154

74HC154 (4:16-Befehlsdecoder)

74HC154 (4:16-Befehlsdecoder): funktionales Verilog-Gattermodell, nummerierte SOIC-Anschlüsse nach Datenblatt.

Schaltplansymbol

Wichtige Daten

Kategorie: Logik (Verilog)
Simulationsmodell: Verilog (Digital-Engine)
Hersteller-Teilenummer: 74HC154
Referenzpräfix: U
Pins: 24
Land-Pattern: SOIC-24W_7.5x15.4mm_P1.27mm

Simulationsmodell

Der Verilog-Quelltext wird mit Yosys (WebAssembly) zu Gattern synthetisiert und ereignisgesteuert simuliert. Ausgänge treiben die Analogschaltung wie CMOS-Pins über einen Treiberwiderstand zur Versorgung; Eingänge schalten bei 30 % und 70 % der Versorgung.

Versorgungspins: 24 / 12
Top-Modul: v_hc154
Ausgangs-Treiberwiderstand: 50 Ω

Verilog-Quelltext


module v_hc154(input [3:0] A,input nE1,nE2,output [15:0] nY);
assign nY=(nE1||nE2)?16'hffff:~(16'h0001<<A);
endmodule

Pins 24

Pin	Name	Verwendung
1	nY[0]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
2	nY[1]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
3	nY[2]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
4	nY[3]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
5	nY[4]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
6	nY[5]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
7	nY[6]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
8	nY[7]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
9	nY[8]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
10	nY[9]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
11	nY[10]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
12	GNDMasse	Masse
13	nY[11]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
14	nY[12]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
15	nY[13]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
16	nY[14]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
17	nY[15]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
18	nE1Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
19	nE2Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
20	A[3]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
21	A[2]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
22	A[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
23	A[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
24	VCCVersorgung	Versorgungseingang: mit 100 nF nah am Pin abblocken

Parameter 1

Gatterlaufzeittpd

Standard10n

Leiterplatte

Geprüftes Land-PatternSOIC-24W_7.5x15.4mm_P1.27mm