SPICE-SubcircuitNE555DRne555
NE555 (Timer)
Interner 5k/5k/5k-Teiler (CTRL = ⅔ VCC), TRIG < ⅓ VCC setzt, THR > ⅔ VCC setzt zurück, RESET < 0,7 V hat Vorrang; Open-Collector-Entladung. Astabil: f ≈ 1,44 / ((R1 + 2 R2) · C). Für CMOS (TLC555/LMC555) Ausgangsabfall 0 V.
Wichtige Daten
- Kategorie
- ICs
- Simulationsmodell
- SPICE-Subcircuit
- Hersteller-Teilenummer
- NE555DR
- Referenzpräfix
- U
- Pins
- 8
- Land-Pattern
- SOIC-8_3.9x4.9mm_P1.27mm
Simulationsmodell
Das Bauteil ist eine kleine SPICE-Netzliste (unten), die die Analog-Engine zusammen mit der restlichen Schaltung löst. Pin-IDs sind die Knotennamen, {Klammern} sind Parameter.
SPICE-Netzliste
R1 8 5 5k
R2 5 m 5k
R3 m 1 5k
U1 1 2 3 4 5 6 7 8 TIMER555 VDROP={VDROP}Pins 8
| Pin | Name | Verwendung |
|---|---|---|
| 2 | TRIGEingang | Trigger: unter ⅓ VCC startet den Ausgangspuls |
| 6 | THREingang | Schwelle: über ⅔ VCC beendet den Puls |
| 5 | CTRLAnalog | Steuerspannung: 10 nF nach GND, wenn unbenutzt |
| 4 | RESETEingang | Reset, Low-aktiv: unbenutzt an VCC legen |
| 3 | OUTAusgang | Ausgang (bis etwa 200 mA) |
| 7 | DISAusgang | Entladung: Open-Collector, der den Zeitkondensator entlädt |
| 8 | VCCVersorgung | Versorgung 4,5–16 V: 100 nF nach GND |
| 1 | GNDMasse | Masse |
Parameter 1
Ausgangsabfall High
VDROPStandard1.7 V
NE555 ≈ 1,7 V unter VCC; CMOS-555 (TLC555) 0
Leiterplatte
Geprüftes Land-Pattern
SOIC-8_3.9x4.9mm_P1.27mm