Verilog (Digital-Engine)AS6C62256-55SINv_as6c62256
AS6C62256 SRAM 32K×8
Statisches RAM 32K×8 (Alliance Memory, 2,7–5,5 V, 55 ns). Lesen asynchron bei CE̅ = OE̅ = low und WE̅ = high; Schreiben: Daten werden mit der steigenden Flanke von WE̅ bzw. CE̅ (Ende des Schreibzyklus) übernommen, Ausgänge während WE̅ = low hochohmig. Inhalt nach dem Einschalten 0 (real: zufällig). Gehäuse real SOP-28 330 mil: Footprint vor der Fertigung prüfen.
Wichtige Daten
- Kategorie
- Speicher (Verilog)
- Simulationsmodell
- Verilog (Digital-Engine)
- Hersteller-Teilenummer
- AS6C62256-55SIN
- Referenzpräfix
- U
- Pins
- 28
- Land-Pattern
- SOIC-28W_7.5x17.9mm_P1.27mm
Simulationsmodell
Der Verilog-Quelltext wird mit Yosys (WebAssembly) zu Gattern synthetisiert und ereignisgesteuert simuliert. Ausgänge treiben die Analogschaltung wie CMOS-Pins über einen Treiberwiderstand zur Versorgung; Eingänge schalten bei 30 % und 70 % der Versorgung.
- Versorgungspins
- 28 / 14
- Top-Modul
- v_as6c62256
Verilog-Quelltext
module v_as6c62256(input [14:0] A,input nCE,nOE,nWE,inout [7:0] D);
reg [7:0] mem [0:32767];
// a write cycle ends when WE# or CE# rises (whichever first): data is taken there
wire nW=nCE|nWE;
always @(posedge nW) mem[A]<=D;
assign D=(!nCE && !nOE && nWE)?mem[A]:8'bzzzzzzzz;
endmodulePins 28
| Pin | Name | Verwendung |
|---|---|---|
| 1 | A[14]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 2 | A[12]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 3 | A[7]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 4 | A[6]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 5 | A[5]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 6 | A[4]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 7 | A[3]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 8 | A[2]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 9 | A[1]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 10 | A[0]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 11 | D[0]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 12 | D[1]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 13 | D[2]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 14 | GNDMasse | Masse |
| 15 | D[3]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 16 | D[4]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 17 | D[5]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 18 | D[6]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 19 | D[7]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 20 | nCEEingang | Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen |
| 21 | A[10]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 22 | nOEEingang | Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen |
| 23 | A[11]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 24 | A[9]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 25 | A[8]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 26 | A[13]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 27 | nWEEingang | Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen |
| 28 | VCCVersorgung | Versorgungseingang: mit 100 nF nah am Pin abblocken |
Parameter 1
Zugriffszeit (Modell)
tpdStandard10n
Leiterplatte
Geprüftes Land-Pattern
SOIC-28W_7.5x17.9mm_P1.27mm