Verilog (Digital-Engine)AT28BV64B-20SUv_at28bv64b
AT28BV64B EEPROM (Lesemodell)
Realer 8K×8-EEPROM-Typ, 2,7–3,6 V; Verilog-Lesemodell mit CE/OE/WE und programmiertem, mit der Schaltung gespeicherten Abbild. Unbelegte Adressen = FF. WE ist in dieser Demo dauerhaft high. Interne Schreibzyklen, Page-Write und Software-Protection werden noch nicht simuliert.
Wichtige Daten
- Kategorie
- Speicher (Verilog)
- Simulationsmodell
- Verilog (Digital-Engine)
- Hersteller-Teilenummer
- AT28BV64B-20SU
- Referenzpräfix
- U
- Pins
- 28
- Land-Pattern
- SOIC-28W_7.5x17.9mm_P1.27mm
Simulationsmodell
Der Verilog-Quelltext wird mit Yosys (WebAssembly) zu Gattern synthetisiert und ereignisgesteuert simuliert. Ausgänge treiben die Analogschaltung wie CMOS-Pins über einen Treiberwiderstand zur Versorgung; Eingänge schalten bei 30 % und 70 % der Versorgung.
- Versorgungspins
- 28 / 14
- Top-Modul
- v_at28bv64b
Verilog-Quelltext
module v_at28bv64b(input [12:0] A,input nCE,nOE,nWE,output [7:0] D);
reg [7:0] value;
always @* begin value=8'hff;case(A)
endcase end
assign D=(!nCE && !nOE && nWE)?value:8'bzzzzzzzz;
endmodulePins 28
| Pin | Name | Verwendung |
|---|---|---|
| 1 | NC1Passiv | Nicht verbunden: offen lassen |
| 2 | A[12]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 3 | A[7]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 4 | A[6]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 5 | A[5]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 6 | A[4]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 7 | A[3]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 8 | A[2]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 9 | A[1]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 10 | A[0]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 11 | D[0]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 12 | D[1]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 13 | D[2]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 14 | GNDMasse | Masse |
| 15 | D[3]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 16 | D[4]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 17 | D[5]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 18 | D[6]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 19 | D[7]Ein-/Ausgang | Bidirektionale Datenleitung (Tri-State-Bus) |
| 20 | nCEEingang | Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen |
| 21 | A[10]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 22 | nOEEingang | Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen |
| 23 | A[11]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 24 | A[9]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 25 | A[8]Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 26 | NC26Passiv | Nicht verbunden: offen lassen |
| 27 | nWEEingang | Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen |
| 28 | VCCVersorgung | Versorgungseingang: mit 100 nF nah am Pin abblocken |
Parameter 1
Gatterlaufzeit
tpdStandard10n
Leiterplatte
Geprüftes Land-Pattern
SOIC-28W_7.5x17.9mm_P1.27mm