Hierarchisches Bauteil (Teilschaltung)74HC00hc00
74HC00 (MOSFET-Ersatzmodell)
Vier NAND-Gatter mit je 2 Eingängen – Lernmodell aus 16 diskreten MOSFETs; kein Verilog-IC-Modell des realen HC-Prozesses. Für IC-Platinen die nummerierten Modelle unter „Logik (Verilog)“ verwenden.
Wichtige Daten
- Kategorie
- Logik (MOSFET-Ersatzmodelle)
- Simulationsmodell
- Hierarchisches Bauteil (Teilschaltung)
- Hersteller-Teilenummer
- 74HC00
- Referenzpräfix
- U
- Pins
- 14
- Land-Pattern
- SOIC-14_3.9x8.7mm_P1.27mm
Simulationsmodell
Das Bauteil ist eine Teilschaltung aus 30 Bauteilen. Die Simulation löst sie auf und simuliert jedes Bauteil darin.
- Enthaltene Bauteile
- 30
Pins 14
| Pin | Name | Verwendung |
|---|---|---|
| 1 | 1AEingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 2 | 1BEingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 3 | 1YAusgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| 4 | 2AEingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 5 | 2BEingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 6 | 2YAusgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| 7 | GNDMasse | Masse |
| 8 | 3YAusgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| 9 | 3AEingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 10 | 3BEingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 11 | 4YAusgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| 12 | 4AEingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 13 | 4BEingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 14 | VCCVersorgung | Versorgungseingang: mit 100 nF nah am Pin abblocken |
Leiterplatte
Geprüftes Land-Pattern
SOIC-14_3.9x8.7mm_P1.27mm