Verilog (Digital-Engine)74HC74v_hc74

74HC74 (2× D-Flipflop)

74HC74 (2× D-Flipflop): funktionales Verilog-Gattermodell, nummerierte SOIC-Anschlüsse nach Datenblatt.

Schaltplansymbol

Wichtige Daten

Kategorie: Logik (Verilog)
Simulationsmodell: Verilog (Digital-Engine)
Hersteller-Teilenummer: 74HC74
Referenzpräfix: U
Pins: 14
Land-Pattern: SOIC-14_3.9x8.7mm_P1.27mm

Simulationsmodell

Der Verilog-Quelltext wird mit Yosys (WebAssembly) zu Gattern synthetisiert und ereignisgesteuert simuliert. Ausgänge treiben die Analogschaltung wie CMOS-Pins über einen Treiberwiderstand zur Versorgung; Eingänge schalten bei 30 % und 70 % der Versorgung.

Versorgungspins: 14 / 7
Top-Modul: v_hc74
Ausgangs-Treiberwiderstand: 50 Ω

Verilog-Quelltext


module v_hc74(input [1:0] CLK,D,nCLR,nPRE,output [1:0] Q,nQ);
reg [1:0] q;
genvar i;generate for(i=0;i<2;i=i+1)begin:ff
 always @(posedge CLK[i] or negedge nCLR[i] or negedge nPRE[i])
 if(!nCLR[i])q[i]<=0;else if(!nPRE[i])q[i]<=1;else q[i]<=D[i];
end endgenerate
assign Q=q;assign nQ=~q;
endmodule

Pins 14

Pin	Name	Verwendung
1	nCLR[0]Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
2	D[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
3	CLK[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
4	nPRE[0]Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
5	Q[0]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
6	nQ[0]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
7	GNDMasse	Masse
8	nQ[1]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
9	Q[1]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
10	nPRE[1]Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
11	CLK[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
12	D[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
13	nCLR[1]Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
14	VCCVersorgung	Versorgungseingang: mit 100 nF nah am Pin abblocken

Parameter 1

Gatterlaufzeittpd

Standard10n

Leiterplatte

Geprüftes Land-PatternSOIC-14_3.9x8.7mm_P1.27mm