Verilog (Digital-Engine)74HC670v_hc670

74HC670 (4×4-Bit-Registerdatei)

74HC670 (4×4-Bit-Registerdatei): funktionales Verilog-Gattermodell, nummerierte SOIC-Anschlüsse nach Datenblatt.

Schaltplansymbol

Wichtige Daten

Kategorie: Logik (Verilog)
Simulationsmodell: Verilog (Digital-Engine)
Hersteller-Teilenummer: 74HC670
Referenzpräfix: U
Pins: 16
Land-Pattern: SOIC-16_3.9x9.9mm_P1.27mm

Simulationsmodell

Der Verilog-Quelltext wird mit Yosys (WebAssembly) zu Gattern synthetisiert und ereignisgesteuert simuliert. Ausgänge treiben die Analogschaltung wie CMOS-Pins über einen Treiberwiderstand zur Versorgung; Eingänge schalten bei 30 % und 70 % der Versorgung.

Versorgungspins: 16 / 8
Top-Modul: v_hc670
Ausgangs-Treiberwiderstand: 50 Ω

Verilog-Quelltext


module v_hc670(input [1:0] RA,WA,input nWE,nRE,input [3:0] D,output [3:0] Q);
reg [3:0] words[0:3];
genvar i;generate for(i=0;i<4;i=i+1)begin:store
 always @* if(!nWE && WA==i)words[i]=D;
end endgenerate
assign Q=nRE?4'bzzzz:words[RA];
endmodule

Pins 16

Pin	Name	Verwendung
1	D[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
2	D[2]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
3	D[3]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
4	RA[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
5	RA[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
6	Q[3]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
7	Q[2]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
8	GNDMasse	Masse
9	Q[1]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
10	Q[0]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
11	nREEingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
12	nWEEingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
13	WA[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
14	WA[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
15	D[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
16	VCCVersorgung	Versorgungseingang: mit 100 nF nah am Pin abblocken

Parameter 1

Gatterlaufzeittpd

Standard10n

Leiterplatte

Geprüftes Land-PatternSOIC-16_3.9x9.9mm_P1.27mm