BringupDokumentation
ENDE
Editor öffnen
Eingebautes Schaltungselementnmos

N-MOSFET

N-Kanal-MOSFET: 2N7002 (Kleinsignal) oder AO3400A (Logic-Level-Leistungsschalter, 5,7 A).

Editor öffnen
Schaltplansymbol

Wichtige Daten

Kategorie
Halbleiter
Simulationsmodell
Eingebautes Schaltungselement
Referenzpräfix
Q
Pins
3
Land-Pattern
SOT-23

Simulationsmodell

Level-1-MOSFET (Shichman-Hodges), Bulk an Source, konstante Gate-Kapazitäten. Der Typ wählt die SPICE-Modellkarte.

Grundelement
M
Modell und Grenzen

Level-1-MOSFET-Kanalmodell

Enthaltene Effekte

  • Sperr-, Linear- und Sättigungsbereich mit Kanallängenmodulation; rückwärts betriebener Kanal.
  • Konstante Gate-Source- und Gate-Drain-Kapazitäten, sofern im Parametersatz angegeben.

Modellgrenzen

  • Keine Body-Diode, kein Body-Effekt, Avalanche-Durchbruch, Unterschwellenstrom oder Temperaturverhalten.
  • Feste Kapazitäten qualifizieren weder Gate-Ladung noch Schaltverluste. Bauteilnamen belegen keine Kalibrierung gegen Herstellerdaten.

Referenzprüfungen außerhalb der Simulation

  • 24 NMOS-/PMOS-Gleichstrom-Arbeitspunkte mit ngspice Level 1 verglichen.
  • Vorhandene Referenzschaltungen mit belasteten NMOS-/PMOS-Schaltern.

Der Gleichstromvergleich verwendet |VGS| = 0; 1; 1,8; 3,3 V und |VDS| = 0,1; 1; 3,3 V mit dokumentierten Referenzparametern. Andere Bedingungen benötigen weitere Validierung.

Dokumentierter Prüfumfang, kein aktuelles Live-Prüfergebnis und keine Herstellerfreigabe. Simulationsergebnisse hängen von Parametern und Schaltung ab.

Modellparameter

NMOS_2N7002 NMOS
VTO1.6
KP0.3
LAMBDA0.01
CGS2.2e-11
CGD3e-12
NMOS_AO3400A NMOS
VTO1.05
KP10
LAMBDA0.01
CGS6.3e-10
CGD7.5e-11

Pins 3

PinNameVerwendung
DDPassivDrain: an die Last (die Last geht zur Versorgung)
GGPassivGate: von einem Logikpin getrieben; 10–100 kΩ nach GND hält ihn beim Reset aus
SSPassivSource: nach GND (Low-Side-Schalter)

Parameter 1

Typmodel
StandardNMOS_2N7002
NMOS_2N7002NMOS_AO3400A

Leiterplatte

Geprüftes Land-PatternSOT-23