TL072 (Doppel-JFET-OPV)

Wichtige Daten

Kategorie

ICs

Simulationsmodell

SPICE-Subcircuit

Hersteller-Teilenummer

TL072CDR

Referenzpräfix

U

Pins

8

Land-Pattern

SOIC-8_3.9x4.9mm_P1.27mm

Hinweise

Zweistufiges Makromodell pro Verstärker: die Eingangsstufe geht in Sättigung (Slew-Rate), die Verstärkerstufe hat einen dominanten Pol (Verstärkungs-Bandbreite-Produkt und Leerlaufverstärkung aus dem Datenblatt), der Ausgang ist auf den Aussteuerbereich des Datenblatts begrenzt und hat einen Ausgangswiderstand. Offsetspannung, Eingangsströme, Rauschen und die Ausgangsstrombegrenzung sind nicht modelliert.

• Die Bandbreite sinkt mit der Verstärkung: bei Verstärkung 10 bleibt etwa ein Zehntel des Verstärkungs-Bandbreite-Produkts. Große schnelle Sprünge begrenzt die Slew-Rate.
• Braucht etwa 1,5 V Abstand zu jeder Versorgungsschiene; bei einfacher Versorgung die Eingänge auf halbe Versorgungsspannung legen.

Simulationsmodell

Das Bauteil ist eine kleine SPICE-Netzliste (unten), die die Analog-Engine zusammen mit der restlichen Schaltung löst. Pin-IDs sind die Knotennamen, {Klammern} sind Parameter.

E1m m1 4 8 4 0.5
R1in 3 2 1000000000000
E1a s1 m1 3 2 {2*PI*GBW*5/SR}
R1s s1 t1 1k
D1h t1 th1 DOPCL
V1h th1 m1 DC 4.965
D1l tl1 t1 DOPCL
V1l m1 tl1 DC 4.965
G1 m1 a1 t1 m1 {SR/5000000000}
R11 a1 m1 {AOL/((2*PI*GBW*5/SR)*(SR/5000000000))}
C11 a1 m1 1n
D1vh a1 hc1 DOPCL
V1vh 8 hc1 DC 1.095
D1vl lc1 a1 DOPCL
V1vl lc1 4 DC 1.095
E1o ob1 4 a1 4 1
R1o ob1 1 323
E2m m2 4 8 4 0.5
R2in 5 6 1000000000000
E2a s2 m2 5 6 {2*PI*GBW*5/SR}
R2s s2 t2 1k
D2h t2 th2 DOPCL
V2h th2 m2 DC 4.965
D2l tl2 t2 DOPCL
V2l m2 tl2 DC 4.965
G2 m2 a2 t2 m2 {SR/5000000000}
R21 a2 m2 {AOL/((2*PI*GBW*5/SR)*(SR/5000000000))}
C21 a2 m2 1n
D2vh a2 hc2 DOPCL
V2vh 8 hc2 DC 1.095
D2vl lc2 a2 DOPCL
V2vl lc2 4 DC 1.095
E2o ob2 4 a2 4 1
R2o ob2 7 323
RQ 8 4 1.071e+4

.model DOPCL D(IS=1e-15 N=0.05)

Pins 8

Parameter 3

Leiterplatte