Mixed-Signal-VerhaltensmodellLAN8720A-CPlan8720a
Ethernet-PHY LAN8720A (RMII)
10/100-Ethernet-Transceiver mit RMII zum MAC: TXD0/1, TXEN, RXD0/1, CRS_DV und der 50-MHz-Referenztakt (REFCLKO mit 25-MHz-Quarz an XTAL1/2, oder 50 MHz in CLKIN), Management über MDC/MDIO (IEEE 802.3 Clause 22, PHY-Adresse vom Strap RXER/PHYAD0, Vorgabe 0). TXP/TXN/RXP/RXN zu einer RJ45-Buchse mit Übertrager; Link, wenn dort ein Kabel steckt. RBIAS 12,1 kΩ 1 % nach GND. Versorgung 3,3 V (VDD1A, VDD2A, VDDIO), VDDCR vom internen Regler mit 470 pF + 1 µF.
Wichtige Daten
- Kategorie
- Schnittstellen
- Simulationsmodell
- Mixed-Signal-Verhaltensmodell
- Hersteller-Teilenummer
- LAN8720A-CP
- Referenzpräfix
- U
- Pins
- 25
- Land-Pattern
- VQFN-24-1EP_4x4mm_P0.5mm_EP2.5x2.5mm_ThermalVias
Simulationsmodell
Ein Verhaltensmodell bildet die Schnittstelle des Chips (Register, Protokoll, Timing) an seinen Pins nach. Die Pins sind wie CMOS-Pins mit der Analogschaltung verbunden.
- Modell
- lan8720a
- Versorgungspins
- VDDIO / VSS
Pins 25
| Pin | Name | Verwendung |
|---|---|---|
| XTAL2 | XTAL2Analog | Allzweck-I/O: LEDs (mit Vorwiderstand), Taster (mit Pull-up) |
| XTAL1 | XTAL1/CLKINAnalog | Allzweck-I/O: LEDs (mit Vorwiderstand), Taster (mit Pull-up) |
| RXD1 | RXD1/MODE1Ausgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| RXD0 | RXD0/MODE0Ausgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| RXER | RXER/PHYAD0Ausgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| CRS_DV | CRS_DV/MODE2Ausgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| MDIO | MDIOEin-/Ausgang | Allzweck-I/O: LEDs (mit Vorwiderstand), Taster (mit Pull-up) |
| MDC | MDCEingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| INT_N | INT#/REFCLKOAusgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| RST_N | RST#Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| TXEN | TXENEingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| TXD0 | TXD0Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| TXD1 | TXD1Eingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| VDD2A | VDD2AVersorgung | Versorgungseingang: mit 100 nF nah am Pin abblocken |
| LED2 | LED2/INTSEL#Ausgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| LED1 | LED1/REGOFFAusgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| VDDCR | VDDCRVersorgung | Versorgungseingang: mit 100 nF nah am Pin abblocken |
| VDDIO | VDDIOVersorgung | Versorgungseingang: mit 100 nF nah am Pin abblocken |
| VDD1A | VDD1AVersorgung | Versorgungseingang: mit 100 nF nah am Pin abblocken |
| TXN | TXNAnalog | Allzweck-I/O: LEDs (mit Vorwiderstand), Taster (mit Pull-up) |
| TXP | TXPAnalog | Allzweck-I/O: LEDs (mit Vorwiderstand), Taster (mit Pull-up) |
| RXN | RXNAnalog | Allzweck-I/O: LEDs (mit Vorwiderstand), Taster (mit Pull-up) |
| RXP | RXPAnalog | Allzweck-I/O: LEDs (mit Vorwiderstand), Taster (mit Pull-up) |
| RBIAS | RBIASAnalog | Allzweck-I/O: LEDs (mit Vorwiderstand), Taster (mit Pull-up) |
| VSS | VSSMasse | Masse |
Leiterplatte
Geprüftes Land-Pattern
VQFN-24-1EP_4x4mm_P0.5mm_EP2.5x2.5mm_ThermalVias| Bauform | Land-Pattern | Status | Quelle |
|---|---|---|---|
| VQFN-24 · LAN8720A-CP | VQFN-24-1EP_4x4mm_P0.5mm_EP2.5x2.5mm_ThermalVias | Geprüftes Land-Pattern | KiCad 10.0.7: Symbol Interface_Ethernet:LAN8720A, Footprint Package_DFN_QFN:VQFN-24-1EP_4x4mm_P0.5mm_EP2.5x2.5mm_ThermalVias |