Verilog (Digital-Engine)74HC157v_hc157

74HC157 (4× 2:1-Multiplexer)

74HC157 (4× 2:1-Multiplexer): funktionales Verilog-Gattermodell, nummerierte SOIC-Anschlüsse nach Datenblatt.

Schaltplansymbol

Wichtige Daten

Kategorie: Logik (Verilog)
Simulationsmodell: Verilog (Digital-Engine)
Hersteller-Teilenummer: 74HC157
Referenzpräfix: U
Pins: 16
Land-Pattern: SOIC-16_3.9x9.9mm_P1.27mm

Simulationsmodell

Der Verilog-Quelltext wird mit Yosys (WebAssembly) zu Gattern synthetisiert und ereignisgesteuert simuliert. Ausgänge treiben die Analogschaltung wie CMOS-Pins über einen Treiberwiderstand zur Versorgung; Eingänge schalten bei 30 % und 70 % der Versorgung.

Versorgungspins: 16 / 8
Top-Modul: v_hc157
Ausgangs-Treiberwiderstand: 50 Ω

Verilog-Quelltext


module v_hc157(input S,nE,input [3:0] A,B,output [3:0] Y);
assign Y=nE?4'b0:(S?B:A);
endmodule

Pins 16

Pin	Name	Verwendung
1	SEingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
2	A[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
3	B[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
4	Y[0]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
5	A[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
6	B[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
7	Y[1]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
8	GNDMasse	Masse
9	Y[2]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
10	B[2]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
11	A[2]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
12	Y[3]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
13	B[3]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
14	A[3]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
15	nEEingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
16	VCCVersorgung	Versorgungseingang: mit 100 nF nah am Pin abblocken

Parameter 1

Gatterlaufzeittpd

Standard10n

Leiterplatte

Geprüftes Land-PatternSOIC-16_3.9x9.9mm_P1.27mm