Verilog (Digital-Engine)74HC244v_hc244

74HC244 (8× Tristate-Bustreiber)

74HC244 (8× Tristate-Bustreiber): funktionales Verilog-Gattermodell, nummerierte SOIC-Anschlüsse nach Datenblatt.

Schaltplansymbol

Wichtige Daten

Kategorie: Logik (Verilog)
Simulationsmodell: Verilog (Digital-Engine)
Hersteller-Teilenummer: 74HC244
Referenzpräfix: U
Pins: 20
Land-Pattern: SOIC-20W_7.5x12.8mm_P1.27mm

Simulationsmodell

Der Verilog-Quelltext wird mit Yosys (WebAssembly) zu Gattern synthetisiert und ereignisgesteuert simuliert. Ausgänge treiben die Analogschaltung wie CMOS-Pins über einen Treiberwiderstand zur Versorgung; Eingänge schalten bei 30 % und 70 % der Versorgung.

Versorgungspins: 20 / 10
Top-Modul: v_hc244
Ausgangs-Treiberwiderstand: 50 Ω

Verilog-Quelltext


module v_hc244(input [1:0] nOE,input [7:0] A,output [7:0] Y);
assign Y[3:0]=nOE[0]?4'bzzzz:A[3:0];
assign Y[7:4]=nOE[1]?4'bzzzz:A[7:4];
endmodule

Pins 20

Pin	Name	Verwendung
1	nOE[0]Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
2	A[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
3	Y[7]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
4	A[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
5	Y[6]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
6	A[2]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
7	Y[5]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
8	A[3]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
9	Y[4]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
10	GNDMasse	Masse
11	A[4]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
12	Y[3]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
13	A[5]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
14	Y[2]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
15	A[6]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
16	Y[1]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
17	A[7]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
18	Y[0]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
19	nOE[1]Eingang	Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen
20	VCCVersorgung	Versorgungseingang: mit 100 nF nah am Pin abblocken

Parameter 1

Gatterlaufzeittpd

Standard10n

Leiterplatte

Geprüftes Land-PatternSOIC-20W_7.5x12.8mm_P1.27mm