Hierarchisches Bauteil (Teilschaltung)74HC74hc74
74HC74 (MOSFET-Ersatzmodell)
Zwei D-Flipflops, positive Flanke, mit Preset und Clear (low-aktiv) – Lernmodell aus 80 diskreten MOSFETs; kein Verilog-IC-Modell des realen HC-Prozesses. Für IC-Platinen die nummerierten Modelle unter „Logik (Verilog)“ verwenden.
Wichtige Daten
- Kategorie
- Logik (MOSFET-Ersatzmodelle)
- Simulationsmodell
- Hierarchisches Bauteil (Teilschaltung)
- Hersteller-Teilenummer
- 74HC74
- Referenzpräfix
- U
- Pins
- 14
- Land-Pattern
- SOIC-14_3.9x8.7mm_P1.27mm
Simulationsmodell
Das Bauteil ist eine Teilschaltung aus 94 Bauteilen. Die Simulation löst sie auf und simuliert jedes Bauteil darin.
- Enthaltene Bauteile
- 94
Pins 14
| Pin | Name | Verwendung |
|---|---|---|
| 1 | 1CLREingang | Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen |
| 2 | 1DEingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 3 | 1CLKEingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 4 | 1PREEingang | Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen |
| 5 | 1QAusgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| 6 | 1Q̅Ausgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| 7 | GNDMasse | Masse |
| 8 | 2Q̅Ausgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| 9 | 2QAusgang | Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten |
| 10 | 2PREEingang | Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen |
| 11 | 2CLKEingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 12 | 2DEingang | Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND) |
| 13 | 2CLREingang | Low-aktiver Steuereingang: Low = aktiv; unbenutzt auf High legen |
| 14 | VCCVersorgung | Versorgungseingang: mit 100 nF nah am Pin abblocken |
Leiterplatte
Geprüftes Land-Pattern
SOIC-14_3.9x8.7mm_P1.27mm