Verilog (Digital-Engine)74HC86v_hc86

74HC86 (4× XOR)

74HC86 (4× XOR): funktionales Verilog-Gattermodell, nummerierte SOIC-Anschlüsse nach Datenblatt.

Schaltplansymbol

Wichtige Daten

Kategorie: Logik (Verilog)
Simulationsmodell: Verilog (Digital-Engine)
Hersteller-Teilenummer: 74HC86
Referenzpräfix: U
Pins: 14
Land-Pattern: SOIC-14_3.9x8.7mm_P1.27mm

Simulationsmodell

Der Verilog-Quelltext wird mit Yosys (WebAssembly) zu Gattern synthetisiert und ereignisgesteuert simuliert. Ausgänge treiben die Analogschaltung wie CMOS-Pins über einen Treiberwiderstand zur Versorgung; Eingänge schalten bei 30 % und 70 % der Versorgung.

Versorgungspins: 14 / 7
Top-Modul: v_hc86
Ausgangs-Treiberwiderstand: 50 Ω

Verilog-Quelltext


module v_hc86(input [3:0] A,B,output [3:0] Y);
assign Y=A^B;
endmodule

Pins 14

Pin	Name	Verwendung
1	A[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
2	B[0]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
3	Y[0]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
4	A[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
5	B[1]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
6	Y[1]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
7	GNDMasse	Masse
8	Y[2]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
9	A[2]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
10	B[2]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
11	Y[3]Ausgang	Logikausgang: treibt den nächsten Eingang; Ausgänge nicht zusammenschalten
12	A[3]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
13	B[3]Eingang	Logikeingang: nie offen lassen (unbenutzte Eingänge an VCC oder GND)
14	VCCVersorgung	Versorgungseingang: mit 100 nF nah am Pin abblocken

Parameter 1

Gatterlaufzeittpd

Standard10n

Leiterplatte

Geprüftes Land-PatternSOIC-14_3.9x8.7mm_P1.27mm